¢À ºÎ·Ï ¿¹Á¦ ¹× ¼Ò½º ÇÁ·Î±×·¥Àº '»óÇ°°ü·Ã ÀÚ·á½Ç'¿¡ ÀÖ½À´Ï´Ù.
¢À ÁÖ¿ä³»¿ë ¢À
ÀÎÅÚ 80960ÀÇ ±¸Á¶¿Í Ư¼ºÀ» ¸ÕÀú ´Ù·ç°í, ±âÃÊ»çÇ×À» Àü¹ÝÀûÀ¸·Î ¼³¸íÇϸç, ÀÎÅÚÀÇ80960KA, KB, JX¿Í ¿¬°üµÈ ¼³°è±â¼úÀ» »ó¼¼È÷ ¼³¸íÇÏ¿© ÇÑ´Ü°è ¾Õ¼± ±â¼úÀ» ¼Ò°³ÇÑ´Ù. ƯÈ÷ 80960KB ¿¬±¸°³¹ßȸ·Î Àº ÇÁ·Î±×·¥°ú ȸ·Îµµ±îÁö ¿Ïº®ÇÏ°Ô ¼³°è ¹ßÇ¥ÇÏ¿´À¸¹Ç·Î ½±°Ô ¹è¿ì°í ±â¼úÀÌ È®ÀåµÉ ¼ö ÀÖÀ» °ÍÀÌ´Ù.
¢À Â÷·Ê ¢À
Á¦1ºÎ RISC¿Í ÀÎÅÚ 80960
Á¦1Àå RISCÀÇ °³³ä°ú ¹ßÀü Â÷¼¼´ë ÇÁ·Î¼¼¼¿Í PC¡¤¼öÆÛÄıîÁö °æÀï
1.1 RISC¿Í CISCÀÇ ³íÀï
1.2 RISCÀÇ ¹ßÀü°ú ¹Ì·¡ ÄÄÇ»ÆÃ
Á¦2Àå ¿ø¸®¿Í Ư¼º
2.1 ¿ø¸®
2.2 RISC Á¤ÀÇ¿Í Æ¯¼º
2.3 ÀåÁ¡°ú ´ÜÁ¡
Á¦3Àå RISC ½ÃÀå
3.1 °³È²
Á¦4Àå RISC ¾÷üµé
4.1 IBM
4.2 DEC
4.3 HP
4.4 ½ã
4.5 ¹Ó½º
Á¦5Àå 3¼¼´ë RISC ÇÁ·Î¼¼¼
5.1 Á¦1¼¼´ë
5.2 Á¦2¼¼´ë
5.3 Á¦3¼¼´ë
Á¦6Àå 4-5¼¼´ë RISC(64ºñÆ®)
6.1 µðÁöÅ»(DEC)ÀÇ ¾ËÆÄ
6.2 IBMÀÇ Power PC
6.3 ¹Ó½ºÀÇ R10000
6.4 ½ãÀÇ ¿ïÆ®¶ó½ºÆÅ
6.5 HPÀÇ PA-RISC
6.6 AMDÀÇ K86
6.7 INTELÀÇ 80960 ½Ã¸®Áî ÀÎÅÚÀÇ 80960 ½Ã¸®Áî´Â RISC ±¸Á¶ ÇÁ·Î¼¼¼ 960 »ç¿ë¿¹Á¦
2ºÎ 80960Kx ±¸Á¶¿Í ÀÎÅÍÆäÀ̽º
Á¦1Àå 80960KB ÇÁ·Î¼¼¼ÀÇ ±¸Á¶
1.1 ¼·Ð
1.2 Embedded ComputingÀ» À§ÇÑ ±¸Á¶Àû ¼Ó¼º
1.3 ±â´ÉÀÌ Çâ»óµÈ 80960KB ÇÁ·Î¼¼¼ÀÇ ±¸Á¶
1.4 Ç¥ÁØ ¹ö½º ÀÎÅÍÆäÀ̽º
1.5 INTER-AGENT COMMUNICATION/CO-PROCESSOR ±â´É
1.6 ¿ä¾à
Á¦2Àå 80960KB ½Ã½ºÅÛÀÇ ±¸Á¶
2.1 ´ÜÀÏ ÇÁ·Î¼¼¼ ½Ã½ºÅÛ ±¸Á¶ÀÇ °³¿ä
2.2 80960KB ÇÁ·Î¼¼¼¿Í L ¹ö½º
2.3 ¸Þ¸ð¸® ¸ðµâ
2.4 I/O ¸ðµâ
2.5 ¿ä¾à
Á¦3Àå 80960KBÀÇ ·ÎÄà ¹ö½º
3.1 80960KBÀÇ L-¹ö½ºÀÇ °³¿ä
3.2 ±âº» L ¹ö½º »óÅÂ
3.3 L ¹ö½º ½ÅÈ£ ±×·ì
3.4 L-BUS TRANSACTION
3.5 ŸÀ̹ÖÀÇ ¹ß»ý
3.6 ÁßÀç(ARBITRATION)
3.7 Inter-Agent Communication(IAC)
3.8 ¿ÜºÎ ¿ì¼±¼øÀ§ ·¹Áö½ºÅÍ
3.9 ÀÎÅÍ·´Æ®
3.10 ¸®¼Â°ú ÃʱâÈ
3.11 ¿¡·¯ ½ÅÈ£
3.12 80960KB ÀÚ±â Áø´Ü(Self-Test)
3.13 ¿ä¾à
Á¦4Àå ¸Þ¸ð¸® ÀÎÅÍÆäÀ̽º
4.1 ±âº» ¸Þ¸ð¸® ÀÎÅÍÆäÀ̽º
4.2 SRAM ÀÎÅÍÆäÀ̽º
4.3 DRAM Á¦¾î±â
4.4 ¿ä¾à
Á¦5Àå I/O ÀÎÅÍÆäÀ̽º
5.1 8ºñÆ®¿Í 16ºñÆ® Æ丮Æä·²°úÀÇ ÀÎÅÍÆäÀ̽º
5.2 ÀϹÝÀûÀÎ ½Ã½ºÅÛ ÀÎÅÍÆäÀ̽º
5.3 I/O ÀÎÅÍÆäÀ̽º ¼³°èÀÇ ¿¹
5.4 ¿ä¾à
Á¦3ºÎ 80960Jx ±¸Á¶¿Í ¸í·É¾î
Á¦1Àå 80960Jx ¥ì-processor
Á¦2Àå CONSIDERATIONS FOR WRITING PORTABLE CODE
Á¦3Àå OPCODES AND EXECUTION TIMES
Á¦4Àå REGISTER AND DATA STRUCTURES
Á¦5Àå MACHING-LEVEL INSTRUCTION FORMATS
Á¦6Àå GLOSSARY
Á¦4ºÎ ÀÎÅÚ 80960KB Design Board
Á¦1Àå 80960 Ãʺ¸¿îÀüÀÚ¸¦ À§ÇÑ QT960 ½ÇÇèÅ°Æ®
Á¦2Àå QT960 Çϵå¿þ¾î ±¸Á¶ Clock generation Reset Logic ÃʱâÈ Æз¯¹ÌÅÍ ·ÎÁ÷ º£ÀÌÁ÷ ¹ö½º ÀÎÅÍÆäÀ̽º Adress Latching Data Bus Transceivers Chip Sekect Logic Byte Enable Burst Bus Control Address up Counter Burst Down Counter Burst Ready Generation ¸Þ¸ð¸® ¼ºê ½Ã½ºÅÛ µðÀÚÀÎ EPROM Interleaving Flash EPROM SRAM ÁÖº¯ÀåÄ¡ interface 82510 interface 82380(DMA) Controller
Á¦3Àå NINDY MONITOR <¸í·É¾î À϶÷>< ÈÀÏ ±¸Á¶><½Ã½ºÅÛ ÃʱâÈ><ÀÎÅÍ·´Æ®><ÇÁ·Î±×·¥ ½Ç Çà><µð¹ö±ë> Appendix A NINDY File Descriptions Appendix B C-Library Calls Appendix C Board Layout Appendix D QT960E/F Schematics Appendix E QT960E/F Parts List Appendix F PLD Equations
ºÎ ·Ï¨ç ÀÎÅÚ ¿¬±¸È¸¼Ò°³ ¨è ÀÎÅÚ ½Ã¸®Áî 100 ¨é ÀÎÅÚ 8051/8096 ÄÜÆ®·ÑÅ°Æ®
|